

**Report Tecnico n.3**

**Tecniche di progettazione low power RTL-based**

*Corso di Progettazione Low Power*

*Corso di Laurea Magistrale in Ingegneria Elettronica*

*Unical, aa 2020/2021*

Andrea Alecce Matricola 214611

Prof. F. Frustaci

**Sommario**

[**1.** **Intro** 3](#_Toc77324683)

[**2.** **Non ottimizzato** 3](#_Toc77324684)

[**3.** **Pipeline** 6](#_Toc77324685)

[**4.** **Reordering** 7](#_Toc77324686)

[**5.** **Clock Gating** 9](#_Toc77324687)

# **Intro**

In questa relazione si illustrano e simulano in ambiente Vivado alcune tecniche low power applicate direttamente a livello di RTL. In particolare, si utilizzeranno le tecniche di :

* Gate Reordering
* Pipeline
* Clock Gating

Ci si concentra dunque su tecniche che fanno uso di codice VHDL, sfruttando alcuni tool messi a disposizione da Vivado, al fine di ottimizzare dal punto di vista energetico il circuito. In questa fase di design, non si ha accesso al singolo transistor, dunque si è fortemente vincolati. In particolare, su FPGA bisogna seguire un flusso di progettazione ben specifico e di seguito illustrato:

* RTL Design: stesura del codice che descrive il circuito;
* RTL Simulation: simulare il codice ottenendo le forme d’onda digitali e un file (.saif) in cui è memorizzata l’attività di ogni nodo;
* RTL Power Analysis: le informazioni sulle attività di switching vengono fornite al tool Power Analyzer di Vivado, oltre che quelle sul modello di potenza dissipata dal device. Il tool fornirà il valore stimato della potenza del circuito.

Si evidenzia che l’attività di switching corretta si ottiene solamente dopo che il progetto è stato sintetizzato e implementato (Post-Implementation).

La **potenza statica** (leakage) del chip FPGA non può essere modificata. In FPGA, la potenza statica è principalmente dovuta alle risorse che seppur non utilizzate sono comunque presenti ed alimentate, non controllabili a livello di RTL.


Anche la **potenza di cortocircuito** del chip FPGA non può essere modificata, in quanto dipende dal tempo di salita/discesa dei segnali.

La componente di potenza su cui si può agire a questo livello è quella **dinamica**. In genere, non si può agire sulla tensione di alimentazione ne sulla frequenza, poiché legata alla specifica applicazione. Il parametro che permette di ottenere i maggiori benefici è il **fattore di switching**.

Con la riduzione del fattore di switching si intende ridurre il numero di transizioni dei segnali (Transition Count, TC) non volute, dovute ai glitch.

# **Design non ottimizzato**

Ai fini dell’analisi sull’ottimizzazione energetica, si considera il seguente circuito:

**

Il circuito di destra è quello principale, mentre a sinistra quello di controllo. Il circuito principale presenta:

* 4 registri
* 2 MUX;
* Un sommatore a 32 bit.

I multiplexer fanno passare determinati segnali verso il sommatore:


* Sel0: somma tra A e C;
* Sel1: somma tra B e D.

I Mux sono pilotati dal segnale generato dalla sezione di controllo, che per sua natura sarà affetto da glitch. Questo circuito di controllo, nominato **Parity Check** **XOR Tree**, è composto proprio da una catena di XOR restituisce un unico bit, 0 se il numero di bit in ingresso è pari, 1 altrimenti. Questo circuito presenta:


* Un sommatore
* Una catena di xor;

L’input dello xor tree viene da un sommatore. Gli output bit del sommatore non si assestano nello stesso momento, a causa della propagazione del riporto (MSB più lenti), causando glitch. A causa della presenza di questi glitch, il sommatore del circuito di calcolo svolgerà tante somme dovute alle transizioni non volute del segnale di selezione, sprecando potenza.


Lo schematic RTL del circuito realizzato in Vivado è il seguente:




Il design utilizza 116 LUT e 177 FF per realizzare il circuito. Si valutano i TC di un generico segnale (G1), ovvero il segnale in uscita all’ ultimo sommatore:




Dal report power si nota che la potenza totale dissipata è pari a 0.124W di cui 0,105W sono relativi alla potenza statica. I restanti 0.019Wsono relativi alla potenza dinamica.



Si evidenzia che il livello di confidenza è basso, come descritto in maniera dettagliata nella seguente figura:



Per migliorare il livello di confidenza, si effettua una simulazione post-implementation fornendo il file .saif precedentemente generato alla simulazione, ottenendo i seguenti valori di potenza.



Si riportano i valori di potenza dissipata da ogni singolo componente in maniera più precisa.

|  |  |  |  |
| --- | --- | --- | --- |
| **Pno\_opt [mW]** | **Clock [mW]** | **Signal [mW]** | **Logic [mW]** |
| 18.428 | 1.774 | 10.456 | 6.197 |


La **logic** è la dissipazione delle risorse, quindi delle LUT e dei Flip Flop. **Signals** invece è la componente di energia che si dissipa sulle interconnessioni. Siccome il numero di Flip Flop nel nuovo circuito non è variato, non si dovrebbe trovare una variazione sulla dissipazione del **clock** in quanto la rete di clock andrà a pilotare lo stesso numero di componenti sequenziali. Ci si aspetta però che la dissipazione di potenza sui segnali e/0 sulla logica sia inferiore. Quello sugli **I/O**, che è la componente maggiore, rimarrà uguale in quanto non sono state fatte modifiche sul file TOP, quindi sulla frequenza di ingressi e uscite.

In teoria, la potenza di I/O non si dovrebbe neanche considerare, nel calcolo della possibile energia da ridurre. Si sta considerando un sotto circuito, che sarà realisticamente all’interno di un’architettura molto più complessa, dunque non avrà contributi in termini di I/O, motivo per il quale può non essere considerata.


# **Design con Pipeline**

Una prima idea per abbattere i consumi è quello di inserire, all’interno dell’architettura non ottimizzata, uno stadio di pipeline. Ciò contribuisce alla riduzione dei glitch, in quanto permette di sincronizzare i dati che viaggiano sui segnali in ingresso ed evitando transizioni non volute a valle. Questo metodo però implica un contributo in dissipazione dovuto alla presenza dei nuovi registri, oltre che una maggiore latenza. In questo caso, bisogna raggiungere un compromesso.

Uno schema esemplificativo è riportato in figura:




Lo schematic RTL del circuito realizzato in Vivado è il seguente:




È stato inserito quindi uno stadio di pipeline sulla linea degli ingressi e sul segnale di selezione in uscita dall’albero di xor, quest’ultimo critico dal punto di vista dei glitch. In questa configurazione, ci si assicura che i segnali siano sincronizzati.

Il design utilizza 306 FF rispetto ai 177 precedenti per realizzare il circuito: ci si aspetta dunque un aumento di potenza dinamica sul clock. Si valutano i TC del segnale G1:



Che risultano diminuiti. Dal report power si nota che la potenza totale dissipata è pari a 0.147W di cui 0.105W sono relativi alla potenza statica. I restanti 0.042W sono relativi alla potenza dinamica.

******


Si riportano i valori di potenza dissipata da ogni singolo componente in maniera più precisa.

|  |  |  |  |
| --- | --- | --- | --- |
| **Pno\_opt [mW]** | **Clock [mW]** | **Signal [mW]** | **Logic [mW]** |
| 13.654 | 2.315 | 8.756 | 2.465 |


Come previsto, la potenza sulla linea di clock è aumentata, ottenendo però una diminuzione della potenza dinamica. Infatti, si è ottenuto una diminuzione del 25.9%.

# **Design con Gate Level Reordering**


Una ulteriore tecnica per ridurre i glitch e quindi la potenza dinamica dissipata è quella del Gate Level Reordering, scrivendo il codice riarrangiando topologicamente il sistema. Si considera il seguente circuito:


**

La differenza dall’architettura precedente è che gli ingressi dei sommatori provengono direttamente dai registri, che generano meno glitch. Si procede, come per i casi precedenti, alla simulazione su Vivado. Lo schematic RTL del circuito realizzato è il seguente:

******

Il design utilizza 177 FF, mentre il numero di LUT aumenta da 116 a 123, per la presenza del sommatore in più. Si valutano i TC del segnale G1:





La potenza statica è la stessa di prima. Quella dinamica è diminuita invece da 47mW a 43mW. Non considerando quella associata agli I/O si ha una diminuizione da 17mW a 14mW. In termini percentuali, si ha una riduzione del 17.64%.

Valutando il Transition Count (TC) sullo stesso segnale G1 rispetto a prima, si nota una riduzione di questo valore da 425 a 273, pari al 35.74%.

|  |  |  |  |
| --- | --- | --- | --- |
| **Pno\_opt [mW]** | **Clock [mW]** | **Signal [mW]** | **Logic [mW]** |
| 13.126 | 1.088 | 8.418 | 3.520 |

# **Clock Gating**

Un’altra tecnica utilizzabile per la riduzione della potenza è quella del **Clock Gating**, mirata alla dissipazione di potenza delle linee di clock. In particolare, serve a ridurre la potenza dinamica di un circuito in fase di standby: tutti gli elementi collegati al clock vengono disabilitati/congelati, evitando transizioni inutili.


Teoricamente, è possibile applicare il clock gating a **livello globale** e a **livello locale**. Agire a livello globale permette di disabilitare dalla fonte il clock, permettendo il massimo guadagno in termini di energia, ma a discapito di una maggiore latenza quando il sistema riparte, oltre che un overhead maggiore. A livello locale invece, si ha un guadagno minore ma i problemi riscontrati si abbattono.

L’abilitazione o meno di una linea di clock può essere fatta tramite una AND.

In FPGA questo approccio non è però consigliabile, in quanto il clock è presente su linee dedicate. Inserire elementi come porte AND su queste linee va contro il principio di ottimizzazione della tecnologia riprogrammabile. Esistono comunque alcune *primitive*, situate su queste linee dedicate, utili per ridurre ulteriormente la dissipazione di potenza. Quello che si fa invece è mantenere costante gli ingressi degli elementi sequenziali in modo da congelare l’uscita: in questo caso si parla di **data gating**.


Il clock gating in FPGA avviene sfruttando il **Clock Enable** (**CE**) dei vari registri, in quanto tutte le risorse ne sono già predisposte.

Si combinano tutte le tecniche viste ed adottate finora per apprezzarne i vantaggi in termini energetici. . Lo schematic del circuito realizzato è il seguente:




Si notano la presenza di due registri, in cascata, sull’uscita del circuito di controllo. Al fine di mantenere la sincronia tra i segnali in ingresso e quello di selezione, sono presenti un totale di 3 registri in cascata. Il segnale di CE dei registri dei segnali di ingresso, prima dei due RCA32, viene gestito dal segnale di selezione in uscita dal circuito di controllo. Infatti, il valore di selezione è ben definito un periodo di clock prima che i segnali di ingresso entrino nel circuito combinatorio di somma; in funzione del valore di selezione, verranno congelate le uscite della coppia di ingressi non interessati.


Inoltre, è stato implementato un clock gating di tipo **esplicito**, come riportato da questo estratto del codice VHDL del TOP:



Si valutano i TC del segnale G1, nettamente diminuiti:



Dal report power si nota che la potenza totale dissipata è pari a 0.147W di cui 0.105W sono relativi alla potenza statica, come nel caso precedente. I restanti 0.042W sono relativi alla potenza dinamica.



|  |  |  |  |
| --- | --- | --- | --- |
| **Pno\_opt [mW]** | **Clock [mW]** | **Signal [mW]** | **Logic [mW]** |
| 11.931 | 1.670 | 8.518 | 1.742 |

Con questa architettura, la componente che ha subito la maggior attenuazione è quella della logic, dovuta principalmente all’uso del clock gating e alla relativa riduzione di glitch. In particolare, si apprezza una riduzione della potenza pari al a riduzione della potenza pari al 35.25%. Si riporta una tabella riepilogativa delle tecniche utilizzate.

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
|  | **Pno\_opt [mW]** | **Clock [mW]** | **Signal [mW]** | **Logic [mW]** |
| **Non opt** | 18.428 | 1.774 | 10.456 | 6.197 |
| **Pipeline** | 13.654 | 2.315 | 8.756 | 2.465 |
| **Reordering** | 13.126 | 1.088 | 8.418 | 3.520 |
| **Clock Gating/reord/pipe** | 11.931 | 1.670 | 8.518 | 1.742 |